

Design of a Hardware in the Loop scheme in DC-DC converters using LabVIEW FPGA

M. Heras Cervantes, M.C. García Ramírez, A. C Téllez-Anguiano,
F. Martínez Cárdenas, J. Correa Gómez and A. Méndez Patiño

*División de Estudios de Posgrado e Investigación (DEPI)
Tecnológico Nacional de México/I. T. Morelia
Morelia, Michoacán, México*

Abstract—In this paper, the design and implementation of a Hardware in the Loop (HIL) scheme applied to DC-DC converters is presented. The HIL scheme is programmed in LabVIEW FPGA allowing to visualize and control the system parameters in real time. The case study is a Buck converter; a PWM generator and a digital PI controller are used to achieve the HIL. The validation of the HIL scheme is performed using a real Buck converter, considering variations and disturbances in the system to evaluate its performance.

Index Terms—Hardware in the Loop, Real Time Simulation, FPGA, DC-DC Converters, PI Control, PWM.

I. INTRODUCCIÓN

La simulación en tiempo real de sistemas eléctricos ha avanzado rápidamente en los últimos años dada su importancia para evaluar el comportamiento de sistemas eléctricos complejos ante distintas condiciones de operación; con la posibilidad de interactuar con sistemas físicos implementando esquemas conocidos como Hardware In The Loop (HIL) o Power Hardware In the Loop (PHIL) [1].

En un esquema tipo HIL existe una parte de la red eléctrica simulada en tiempo real y otra parte física conectada al simulador en tiempo real. La interacción entre la parte simulada y la parte real se lleva a cabo mediante entradas y salidas analógicas y digitales provistas por el simulador en tiempo real. En redes de alta potencia, la conexión entre el simulador y la parte física puede requerir amplificadores de voltaje y corriente además del uso de sensores. En este caso el esquema de simulación sería del tipo PHIL.

Un simulador digital en tiempo real (DRTS) necesita resolver las ecuaciones del modelo o la red eléctrica a simular en un paso de tiempo igual al tiempo de duración del evento real [1]. Los simuladores fuera de línea pueden tardar el tiempo que sea necesario para resolver las ecuaciones del modelo, ya que este tipo de simuladores no se usan para la implementación de esquemas tipo HIL.

Inicialmente, los simuladores en tiempo real se enfocaban a la red de transmisión para prueba de sistemas de protección, Sistemas de Transmisión de Alta Tensión en CD (HVDC) basados en tiristores o validación de sistemas de control de compensadores estáticos de potencia reactiva (SVC). Con el advenimiento de los estudios de micro redes y redes inteligentes [1], actualmente la simulación en tiempo real se aplica también en sistemas de distribución.

En la literatura existen trabajos relacionados con la simulación de redes eléctricas y convertidores de potencia; algunas son simulaciones interactivas que operan fuera de línea [2], otras en tiempo real sin llegar a la implementación de esquemas tipo HIL o PHIL [3], [4], [5], [6], [7], [8], [9], [10] y pocas presentan simulaciones en tiempo real con implementación de esquemas tipo HIL o PHIL [11], [12], [13], [14].

En [2] se presenta la simulación de diferentes convertidores; a partir de una interfaz visual, el usuario puede interactuar con el convertidor simulado. Los autores denominan a este tipo de simulación tiempo real aparente; sin embargo, se trata de una simulación fuera de línea que permite al usuario mover algunos parámetros mientras se realiza la simulación.

Otro enfoque de simulación en tiempo real se presenta en [3], un convertidor CD-CD tipo Buck se opera para que se comporte como un arreglo fotovoltaico (PV) o una celda de combustible (FC). No se trata realmente de un simulador sino de emulador de una estructura de hardware operada de forma apropiada para comportarse como un elemento físico. A pesar de que esta implementación podría usarse en esquemas tipo HIL, no se presentan resultados al respecto.

En [4] se presenta una plataforma basada en un Procesador Digital de Señales (DSP) y un Arreglo de Compuertas Programable por campos (FPGA) que simula en tiempo real convertidores de potencia. El caso de estudio es un convertidor Buck con pasos de integración de $1\ \mu\text{s}$ y frecuencia de conmutación de 50 kHz. Se menciona la implementación esquemas tipo HIL sin embargo no se presentan. En [6] se presenta la simulación en tiempo real de un convertidor Buck en una plataforma de instrumentación virtual en tiempo real que cuenta con un procesador en tiempo real y un FPGA, solo se usa el FPGA para implementar la simulación.

En [1] se presenta la simulación de un convertidor Buck en lazo cerrado, incluyendo un lazo de control que regula el voltaje de salida; no representa un esquema tipo HIL ya que tanto el convertidor como el lazo de control se simulan en la misma plataforma sin la interacción de un sistema físico. En [7] se presenta la simulación de un convertidor con anclaje al neutro (NPC) con pasos de integración de 750 ns y frecuencia de portadora del SPWM de 30 kHz, resaltando una técnica de segmentación de redes para lograr tiempos de simulación por debajo de $1\ \mu\text{s}$.

En [8] se presenta una plataforma de tiempo real basada en

un sistema comercial PXI programada con LabVIEW. El caso de estudio es un convertidor Buck simulado con un paso de integración de $10 \mu s$ y una frecuencia de PWM de 2 kHz. Se validan los resultados con PSCAD/EMTDC y se resalta el uso de una técnica de reinicialización y resincronización para ajustar los tiempos de conmutación a valores exactos. No se presenta ningún caso de estudio tipo HIL.

En [9] se usa una plataforma basada en un FPGA para simular un convertidor Buck retroalimentado usando un control tipo PI. En [10] se presenta la simulación de un convertidor Buck-Boost operando en lazo cerrado en un entorno conocido como Real Time Work (RTW), programado desde MatlabSimulink, presentando también la implementación física del convertidor y del circuito de control en un DSP sin que esto represente un esquema tipo HIL.

En [14] se presenta un método de inserción de latencia (LIM) para simular electrónica de potencia con altas frecuencias de conmutación (100 kHz-200 kHz) en una plataforma basada en FPGA. Los casos de estudio son un convertidor Buck y un convertidor CA-CD trifásico usando tiempos de simulación de 40 ns, capaz de usarse en implementaciones tipo HIL, aunque no se presenta este caso de estudio.

En [12] se presenta una plataforma de pruebas en tiempo real basada en CPU y FPGA para implementar pruebas tipo HIL usando un método de circuito equivalente para procesamiento en paralelo y lograr un desempeño en tiempo real. Los casos de estudio son simulaciones de un convertidor modular multinivel (MMC) para implementar un sistema de transmisión de alta tensión en CD (HVDC).

En [11] se presenta una plataforma basada en FPGA y múltiples CPUs para implementar un MMC, con topología de sub módulos de doble anclaje CDSM para aplicar HVDC en una plataforma tipo HIL que logra tiempos de simulación de decenas de micro segundos. En [13] se presenta un esquema tipo HIL basado en una plataforma con FPGA que simula un convertidor con conmutación suave para sistemas de tracción, operando a frecuencias de resonancia de 200 kHz- 1000 kHz y frecuencias de conmutación de 5 kHz-10 kHz con pasos de tiempo de 500 ns.

El objetivo de este trabajo es implementar una plataforma que permita analizar el desempeño de un convertidor conmutado a lazo abierto y cerrado ante perturbaciones en la entrada y variaciones en la carga, con un esquema HIL programado en LabVIEW FPGA, tomando como caso de estudio un convertidor CD-CD tipo Buck y un control controlador Proporcional-Integral (PI).

II. ESQUEMA HARDWARE IN THE LOOP

El esquema Hardware in the Loop empleado (Figura 1) se compone de un convertidor Buck, cuyo interruptor de potencia se controla a través de un bloque PWM y la simulación en tiempo real de un PI digital que regula el voltaje de salida del convertidor. Paralelamente se realiza la simulación en tiempo real del convertidor Buck a lazo abierto, para comparar y analizar el comportamiento del convertidor real y validar el desempeño del controlador.




Fig. 1. Esquema Hardware in the Loop.

A. Metodología de diseño

La metodología propuesta para el diseño de un esquema Hardware in the Loop programado en LabVIEW FPGA consiste en: Modelado del sistema, Esquema de control y Programación.

En la etapa de Modelado, se obtiene el modelo promedio en espacio de estados del convertidor CD-CD para facilitar la simulación en tiempo real y el diseño del control.

El esquema de control se basa en el modelo en espacio de estados para regular el voltaje de salida mediante la señal PWM. La etapa de Programación se realiza en el entorno LabVIEW para simular en tiempo real el convertidor Buck, el controlador de voltaje y la señal PWM.

B. Caso de estudio: Convertidor CD-CD tipo Buck

Un convertidor Buck es un reductor de voltaje basado en la conmutación de dispositivos como el transistor (Q) y el diodo (D), su topología básica se muestra en la Figura 1. El convertidor Buck se aplica en la alimentación de equipo de cómputo y doméstico, sistemas de iluminación, sistemas de energía renovable, redes inteligentes (Smart grids), entre otros.

C. Modelo

La representación en espacio de estados de un sistema, matemáticamente se expresa en (1).

$$\begin{aligned}\dot{x} &= Ax + Bu \\ y &= Cx\end{aligned}\quad (1)$$

donde x son los estados, u las entradas del sistema, A la matriz de estados, B la matriz de entradas y C el vector de salidas.

El modelo de un convertidor Buck se basa en los estados topológicos (t_{on} y t_{off}) formados por la conmutación del MOSFET (Q) y el diodo (D). Las variables de estado son la corriente del inductor (i_L) y el voltaje en el capacitor (v_C). Su modelo en espacio de estados durante t_{on} se muestra en (2):

$$\dot{x} = \begin{pmatrix} 0 & \frac{1}{L} \\ \frac{1}{C} & -\frac{1}{RC} \end{pmatrix} \begin{pmatrix} i_L \\ v_C \end{pmatrix} + \begin{pmatrix} \frac{V_{cc}}{L} \\ 0 \end{pmatrix} \quad (2)$$




Fig. 2. Esquema de controlador de voltaje.

durante el tiempo t_{off} el modelo es expresado en (3):

$$\dot{x} = \begin{pmatrix} 0 & \frac{1}{L} \\ \frac{1}{C} & -\frac{1}{RC} \end{pmatrix} \begin{pmatrix} i_L \\ v_C \end{pmatrix} + \begin{pmatrix} 0 \\ 0 \end{pmatrix} \quad (3)$$

En general, el modelo promedio de un convertidor representa en una sola expresión la dinámica de t_{on} y de t_{off} . Matemáticamente es la suma del modelo de t_{on} en (2) y de t_{off} como se expresa en (6).

El ciclo de servicio d , es una variable que está en función del voltaje de entrada V_{cc} , del voltaje de salida V_C y del tiempo de encendido t_{on} como se expresa en (4).

$$t_{on} = \frac{v_C}{V_{cc}} = d \quad (4)$$

el tiempo de apagado (t_{off}) es considerado como el complemento del tiempo de encendido (t_{on}) expresado en (5).

$$t_{off} = 1 - t_{on} = 1 - d \quad (5)$$

La sumatoria del modelo para los estados t_{on} y t_{off} resulta en el modelo promedio del convertidor mostrado en (6).

$$\dot{x} = (A_{on}x + B_{on}u)d + (A_{off}x + B_{off}u)(1 - d) \quad (6)$$

Dada las características del sistema ($A_{on} = A_{off}$), ($B_{off} = 0$) y ($u = 1$), el modelo promedio es expresado en (7).

$$\dot{x} = \begin{pmatrix} 0 & \frac{1}{L} \\ \frac{1}{C} & -\frac{1}{RC} \end{pmatrix} \begin{pmatrix} i_L \\ v_C \end{pmatrix} + \begin{pmatrix} \frac{V_{cc}}{L} \\ 0 \end{pmatrix} d \quad (7)$$

tomando como salidas del sistema a los estados v_C e i_L , el vector de salida y es expresado (8).

$$y = Cx \\ y = \begin{pmatrix} 1 & 0 \\ 0 & 1 \end{pmatrix} \quad (8)$$

D. Esquema de control

En los convertidores CD-CD los controladores por voltaje pueden basarse en el modelado promediado tomando como variable de control al ciclo de servicio del interruptor de potencia. Ante posibles perturbaciones en la entrada del convertidor o en la carga del circuito, es común usar controladores clásicos PID por su fácil diseño e implementación; sin embargo, una de sus problemáticas se debe a la acción derivativa, ya que aumenta el error en amplitud debido al ruido en el sistema. Por lo anterior, en el esquema Hardware in the Loop se emplea un controlador PI para regular el voltaje de salida, ya que la acción integral elimina el error en estado estable.

E. Control proporcional e integral (PI)

En el controlador PI la acción integral es la forma más simple de eliminar el error en régimen permanente.

La estructura de control PI es expresada en la ecuación (9):

$$u = \left(K_p + \frac{K_i}{s} \right) e(s) \quad (9)$$

donde u es la salida del controlador, K_p es la ganancia proporcional, K_i es la ganancia de integración y $e(t)$ es el error entre la referencia y la salida del sistema real. Su representación en el dominio s se expresa en la ecuación (10):

$$u(s) = \left(K_p + \frac{K_i}{s} \right) e(s) \quad (10)$$

La expresión del controlador PI digital se obtiene a partir de la ecuación (9) tomando como periodo de muestreo T_s , donde la parte integral se obtiene usando la integración rectangular, con esto se obtiene la ecuación (11):

$$u(k) = K_p e(k) + \frac{T_s}{T_i} \sum_{i=1}^k e(i) = K_p e(k) + K_i \sum_{i=1}^k e(i) \quad (11)$$

donde K_p y K_i son las ganancias para la función proporcional e integral del controlador PI digital.

El controlador PI aplicado al convertidor Buck se diseña para que la variable de control sea el ciclo de servicio, con la finalidad de regular el voltaje de salida controlando el estado de encendido y apagado del interruptor (Q). El sistema con lazo de control es expresado en la ecuación (12).

$$\begin{aligned} \dot{x} &= A_{on}x + B_{on}d \\ e(k) &= v_{ref} - v_C \\ d &= K_p e(k) + K_i \sum_{i=1}^k e(i) \end{aligned} \quad (12)$$

donde el error $e(k)$ se define por la resta del voltaje de referencia (v_{ref}) y el voltaje de salida del convertidor (v_C); la variable de control del PI (d) es el ciclo de servicio.

F. Programación en LabVIEW FPGA

El lenguaje utilizado para programar el esquema Hardware in the loop es LabVIEW FPGA, ya que facilita programar la plataforma de tiempo real (C-rio 9074) y generar una interfaz para la interacción entre la simulación y el esquema real.

La programación de la simulación en tiempo real del convertidor CD-CD y el esquema de control parte del diagrama mostrado en la Figura 3. Inicialmente se colocan los parámetros de simulación (tiempo de muestreo y paso de integración), los parámetros de operación del convertidor (frecuencia de conmutación, ciclo de servicio a lazo abierto, inductancia y capacitancia) y las ganancias del controlador. En los canales analógicos se leen los voltajes de alimentación y de salida del convertidor real. Se ejecuta la acción de control de acuerdo a la señal de error (diferencia entre los voltajes de referencia v_{ref} y del convertidor v_C). Se modifica la señal PWM con respecto al ciclo de servicio dado por el controlador PI digital y se escribe en los canales digitales de salida para controlar el convertidor CD-CD real y simular en tiempo real.




Fig. 3. Diagrama de flujo para programar la plataforma de tiempo real.




Fig. 4. Interfaz en LabVIEW FPGA.

Por último, se escribe la respuesta de la simulación en tiempo real en los canales analógicos de salida.

La plataforma de simulación utilizada es un sistema embebido C-9074 de National Instruments que cuenta con un procesador de tiempo real de 400 MHz, 128 MB DRAM, almacenamiento 512 MB y una FPGA de 2M de compuertas.

En la interfaz diseñada en LabVIEW FPGA, Figura 4, se pueden manipular las ganancias del controlador, los parámetros de la simulación en tiempo real, las frecuencias de conmutación y de muestreo así como el paso de integración para visualizar las variables del convertidor real y simulado.




Fig. 5. Programación a bloques del esquema HIL.




Fig. 6. Esquema de validación Hardware in the Loop.

La Figura 5 muestra el programa principal a bloques del esquema Hardware in the Loop en LabVIEW FPGA; se pueden observar 6 ciclos while que se ejecutan en paralelo y temporizados de acuerdo al paso de integración h seleccionado en la interfaz. En cada ciclo while se realizan procesos dentro de la plataforma de tiempo real como la simulación en tiempo real del modelo del convertidor, la lectura analógica del voltaje en el capacitor (v_C) y del voltaje de alimentación (V_{CC}) del convertidor Buck, la escritura analógica de los estados del modelo ($x = [i_L, v_C]'$) simulado en tiempo real, la generación y escritura digital de la señal PWM para el convertidor y la simulación en tiempo real del modelo, así como la acción del controlador de voltaje PI digital para un nivel de voltaje de referencia deseado.

III. VALIDACIÓN Y RESULTADOS

El esquema de validación se presenta en la Figura 6; lo conforman un convertidor Buck, una interfaz que monitorea las variables del convertidor Buck y de la simulación en tiempo real. Establece las frecuencias de conmutación, de muestreo y los parámetros de simulación en tiempo real del controlador PI. La plataforma de tiempo real (C-rio 9074), que simula en tiempo real un convertidor Buck, genera una señal PWM que controla el voltaje de salida del convertidor Buck mediante un PI. Un osciloscopio realiza la medición y comparación de las formas de onda generadas por el convertidor Buck y la simulación.

Para la validación del esquema Hardware in the Loop se diseñó y construyó un convertidor reductor operando en modo de conducción continuo con las siguientes especificaciones:




Fig. 7. Voltaje de Salida a un 50% del ciclo de servicio en el interruptor. CH1 Voltaje de salida (1V/div), CH2 Voltaje V_{ak} (5V/div) @ 25 μ s/div.

- Voltaje de entrada (V_{CC}) = 10 V
- Voltaje de salida (V_C) = 5 V
- Potencia de salida (P_o) = 5 W
- Frecuencia de conmutación (f) = 20 kHz
- Rizo de voltaje de salida (ΔV) = 0.5 Vpp
- Rizo de corriente en el inductor (ΔI) = 0.5 App

Se realizaron pruebas a lazo abierto a potencia nominal y a lazo cerrado para validar la operación del convertidor ante un escalón de carga del 50 al 100% de la potencia y viceversa.

Los resultados de la operación a lazo abierto se muestran en las Figuras 7 y 8. En la Figura 7 se muestra la evolución del voltaje de salida del convertidor tomando como referencia el voltaje ánodo-cátodo (V_{ak}) del diodo del convertidor reductor. El valor promedio del voltaje de salida es de 3.88 V a plena carga, con un ciclo de servicio del 50% a una frecuencia de operación de 20 kHz.

La Figura 8 muestra la corriente en el inductor del convertidor para un ciclo de servicio del 50%. El valor promedio de la corriente es de 812 mA, con un rizo de 122 mA pico-pico, correspondiendo a la operación del convertidor en modo de conducción continuo a potencia nominal.

Para validar la operación a lazo cerrado se aplicó un escalón en la resistencia de carga. Un interruptor Mosfet conmuta cada 50 ms; se conectan en paralelo dos resistencias de 10 Ω tal que, cuando el interruptor se cierra el arreglo correspondiente es un valor equivalente a 5 Ω , que corresponde a la resistencia de carga nominal. Al abrirse el interruptor, la resistencia de carga aplicada al convertidor es de 10 Ω , demandando el 50% del valor de la potencia nominal al circuito.

En las Figuras 9 y 10 se muestra la evolución del voltaje de salida ante la aplicación del escalón de carga. En la Figura 9 se observa el voltaje de salida al pasar de un 50 al 100% de la potencia nominal. El voltaje de salida disminuye a un valor mínimo de 4.2 V en 150 μ s para estabilizarse nuevamente en 5 V en 1.5 ms aproximadamente. El valor máximo del voltaje de salida es de 5.52 V.

En la Figura 10 se observa el voltaje de salida al pasar del 100 al 50% de la potencia nominal. El voltaje alcanza un




Fig. 8. Corriente en el Inductor a un 50% del ciclo de servicio en el interruptor. CH1 Corriente en el Inductor (200 mA/div), CH2 Voltaje V_{ak} (5V/div) @ 25 μ s/div.




Fig. 9. Voltaje de Salida a un 50% del ciclo de servicio en el interruptor. CH1 Voltaje de salida (2V/div), CH2 Voltaje VGS (5V/div) @ 25 μ s/div.




Fig. 10. Voltaje de Salida a un 50% del ciclo de servicio en el interruptor. CH1 Voltaje de salida (2V/div), CH2 Voltaje VGS (5V/div) @ 25 μ s/div.

valor máximo de 6.08 V en 200 μ s, un valor mínimo de 4.24 V en 600 μ s después del escalón de carga, para finalmente estabilizarse en 5 V en aproximadamente 2.7 ms.




Fig. 11. Ciclo del Servicio del interruptor. CH1 Voltaje de salida (2V/div), CH2 Voltaje VGS (5V/div) @ 25 μ s/div.




Fig. 12. Ciclo del Servicio del interruptor. CH1 Voltaje de salida (2V/div), CH2 Voltaje VGS (5V/div) @ 25 μ s/div.

En las Figuras 11 y 12 se observa el ciclo de servicio del interruptor principal ante la aplicación del escalón de carga. En la Figura 11 se observa el pulso de compuerta en el interruptor al pasar de un 50 al 100 % de la potencia nominal. El ciclo de servicio pasa de un 60 a un 80% para regular el voltaje de salida al valor nominal ante el escalón de la resistencia de carga.

En la Figura 12 se observa el ajuste realizado por el control llevando el ciclo de servicio de un 70 a un 30% aproximadamente y al pasar del 100 al 50% de la potencia nominal y así regular el voltaje de salida. En ambos casos, se observa que la frecuencia de operación del convertidor se mantiene en 20 kHz, validando así el funcionamiento del sistema hardware in the loop.

IV. CONCLUSIONES

Se presenta en este trabajo el diseño e implementación de un esquema Hardware in the Loop, logrando interactuar una etapa física, como un convertidor Buck, con una etapa simulada, como es el generador PWM y un control PI digital.

Con la plataforma LabVIEW FPGA se programa en tiempo real, permitiendo interactuar la etapa física con la simulada; al variar parámetros como el ciclo de servicio y la carga se visualizan las diferentes respuestas ante dichos cambios en un osciloscopio real o en oscilograma en la misma plataforma.

En los resultados se presentan las diferentes perturbaciones y variaciones realizadas y las respuestas obtenidas, comprobando así el funcionamiento de un esquema HIL.

Un factor limitante es la frecuencia de muestreo debido a los convertidores analógico-digital y digital-analógico de la plataforma; que se solucionaría cambiándolos por otros de mayor velocidad pero esto aumentaría el costo del sistema.

REFERENCES

- [1] Guillaud, X., Faruque, M. O., Teninge, A., Hariri, A. H., Vanfretti, L., Paolone, M., Dinavahi, V., Mitra, P., Lauss, G., Dufour, C., Applications of real-time simulation technologies in power and energy systems. *Power and Energy Technology Systems Journal*, 2 (3), IEEE, 103–115, 2015.
- [2] Huselstein, J.-J., Enrici, P., Martire, T., Interactive simulations of power electronics converters. *Power Electronics and Motion Control Conference, 2006. EPE-PEMC 2006. 12th International. IEEE*, pp. 1721–1726, 2006.
- [3] Cirrincione, M., Di Piazza, M. C., Marsala, G., Pucci, M., Vitale, G., Real time simulation of renewable sources by model-based control of DC/DC, *Industrial Electronics, ISIE 2008. IEEE International Symposium on. IEEE, converters. IEEE*, pp. 1548–1555, 2008.
- [4] Adler, F., Benigni, A., Stagge, H., Monti, A., Rik, W., De Doncker, A new versatile hardware platform for digital real-time simulation: Verification and evaluation, *IEEE 13th Workshop on Control and Modeling for Power Electronics (COMPEL)*, pp. 1 – 8, 2012.
- [5] Cervantes, M. H., Ramírez, M. C. G., Cárdenas, F. M., Anguiano, A. C. T., Gómez, J. C., LabVIEW FPGA-programmed real-time simulation of a closed-loop CD-CD converter. *Power, Electronics and Computing (ROPEC) 2015, IEEE*, pp. 1–6, 2015.
- [6] Cervantes, M. H., Ramírez, M. C. G., Gomez, J. C., Anguiano, A. C. T., Cárdenas, F. M., 2014. Real-time simulation of a buck converter for educational purposes in a LabVIEW-programmed FPGA. *Power, Electronics and Computing (ROPEC) 2014, IEEE*, pp. 1–6, 2014.
- [7] Ould-Bachir, T., Blanchette, H. F., Al-Haddad, K., A network tearing technique for FPGA-based real-time simulation of power converters. *Transactions on Industrial Electronics, IEEE* 62 (6), 3409–3418, 2015.
- [8] Ji, W., Wang, K., Li, G., Zhuang, J., Li, S., Li, J., A real-time simulation algorithm for power electronics circuit considering multiple switching events and its application on PXI platform. *Environment and Electrical Engineering (EEEIC), IEEE*, pp. 1–6, 2016.
- [9] Nowak, M., Modeling and simulation of power converters in FPGA using a step down Buck type converter as an example. *Selected Issues of Electrical Engineering and Electronics (WZEE), IEEE*, pp. 1–4, 2016.
- [10] Rathor, S. K., Patel, A., Patel, S., Patel, J., Closed loop Buck-Boost converter using RTW. *Electrical, Electronics, and Optimization Techniques (ICEEOT), IEEE*, pp. 4472–4476, 2016.
- [11] Li, W., Real-time simulation of CDSM modular multilevel converter for HIL test applications. *Industrial Electronics Society, IECON 2016-42nd Annual Conference of the IEEE. IEEE*, pp. 2372–2377, 2016.
- [12] Li, W., Bélanger, J., An equivalent circuit method for modelling and simulation of modular multilevel converters in real-time HIL test bench. *Transactions on Power Delivery, IEEE*. 31 (5), 2401–2409, 2016.
- [13] Liu, C., Guo, X., Gao, F., Breaz, E., Damien, P., & Gechter, F., FPGA based real-time simulation of high frequency soft-switching circuit using time-domain analysis. In *Industrial Electronics Society, IECON 2016-42nd Annual Conference of the IEEE*, pp. 5832–5837, 2016.
- [14] Milton, M., Benigni, A., FPGA-based real-time LIM simulation of switching power converters. *Industrial Electronics Society, IECON 2016-42nd Annual Conference of the IEEE*, pp. 6711–6716, 2016.
- [15] Costa-Castelló, R., Vallés, M., Jiménez, L. M., Diaz-Guerra, L., Valera, A., Puerto, R., Integración de dispositivos físicos en un laboratorio remoto de control mediante diferentes plataformas: LabVIEW, Matlab y C/C++. *Revista Iberoamericana de Automática e Informática Industrial RIAI*, 7 (1), 23–34, 2010.